PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-079453

(43)Date of publication of application: 24.03.1998

(51)Int.Cl.

H01L 23/29 H01L 23/31 H01L 21/60 H01L 29/78 H01L 29/861

(21)Application number : 08-234922

(22)Date of filing:

: 08-234922 05.09.1996

(71)Applicant :

HITACHI LTD

(72)Inventor:

KURIHARA YASUTOSHI

OKADA NOBUSUKE TSUCHIYA KATSUJI KAMISHIRO IWAMICHI NUMANAMI MASAHITO


ENDO TSUNEO YAMADA KAZUJI

(54) MOLDED ELECTRONIC COMPONENT AND MANUFACTURING METHOD THEREOF

(57)Abstract

PROBLEM TO BE SOLVED: To inhibit an outflow of a molten solder material by a method, wherein a Pb concentration in a solder alloy material is prepared at a specified value or lower.

SOLUTION: A semiconductor device 40 is constituted into a structure, wherein a semiconductor base body 21, a chip resistor 22 made of ceramics, a chip capacitor 23 and a terminal 24 are secured conductively and mechanically on a circuit board 10 of a structure, wherein a copper wiring layer 3 is selectively formed on the main surface of an AI plate 1 via an insulating resin layer 2 with a solder material 25. This solder material 25 contains two or more kinds of metals, which are selected from a group of Sn, Sb, Ag, Cu, Zn, In and Bi, and Pb as its main component. A Pb concentration in the solder material 25 is prepared at about 10wt.% or lower. Moreover, a bonding is performed on the base body 21 using a metal wire, and these mounted components 21 to 25 and the board 10 are hermetically sealed with a molding resin 30 with selected coefficient of thermal expansion of about 10 to 20ppm/° C. Thereby, a thermal fatigue resistance and airtightness of soldered parts are enhanced, and a refusion of solder in a thermal process is inhibited.



LEGAL STATUS

[Date of request for examination]

14.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3379349

[Date of registration]

13.12.2002

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

THIS PAGE BLANK (USPTO)

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平10-79453

(43)公開日 平成10年(1998) 3月24日

(51) Int.Cl. ⁶		酸別記号	庁内整理番号	F I				4	技術表示的	新所	
H01L	23/29			H01L	23/30			R			
23/31					21/60		3 1 1 S				
	21/60	311	9447 – 4M		29/78		6 5 2 Q				
	29/78	•			29/91	l					
	29/861										
				審査請	求 未	請求	請求項の数 9	OL	(全 15	頁)	
(21)出願番号		特願平8-234922		(71)出願	人 000	000005108					
				i	株	式会社	上日立製作所				
(22)出願日		平成8年(1996)9	1.	東	東京都千代田区神田駿河台四丁目6番地						
				(72)発明	者 栗	栗原保敏					
					茨:	茨城県日立市大みか町七丁目1番1号 株					
					式	会社日	3立製作所日立	研究所	内		
				(72)発明	者 岡	H I	右				
					麦	茨城県日立市大みか町七丁目1番1号 株					
					式	会社	日立製作所日立	研究所	内		
				(72)発明	者 土	屋里	罗治				
			,		東	京都	小平市上水本町	五丁目	20番1号	株	
					式	会社	日立製作所半導	体事業	部内		
				(74)代理	人弁	理士	小川 勝男				
								;	最終頁に	院く	

(54) 【発明の名称】 モールド型電子部品及びその製法

(57)【要約】

【課題】モールド型電子部品をプリント基板にはんだ付けするときに、モールド樹脂内の各部品を接合する接合材が溶融流出することを防止する。

【解決手段】接合材中のPbの濃度を10wt%以下とする。

【効果】接合材のヌレ性を損うことなく、融点を高くすることができる。

【特許請求の範囲】

【請求項1】金属配線が設けられた回路基板上に半導体素子基体、受動素子、端子の群から選択された少なくとも1つを含む搭載部品が合金材によって固着され、該回路基板及び搭載部品がモールド樹脂によって被覆された半導体装置において、該搭載部品がSn、Sb、Ag、Cu、Zn、In及びBiの群から選択された2種類以上の金属とPbを主成分とする合金材により固着され、該合金材中のPb濃度が10世%以下に調整されていることを特徴とするモールド型電子部品。

【請求項2】請求項1において、該モールド樹脂の熱膨 張率が10~20ppm/℃ に選択されていることを特徴 とするモールド型電子部品。

【請求項3】請求項1及び2において、該回路基板が金属板の一方の主面に樹脂絶縁層を介して金属配線が形成されたもの、又は、セラミックス板の少なくとも一方の主面に金属配線が形成されたものであることを特徴とするモールド型電子部品。

【請求項4】請求項3において、該金属板がアルミニウム,銅,鉄,ニッケル,モリブデン,タングステン,真鍮,鉄ーニッケル合金,鉄ーニッケルーコバルト合金,銅ーインバー銅ラミネート複合金属,銅ーモリブデンー銅ラミネート複合金属の群から選択された1種の金属、又は、アルミニウム,銅,ニッケルの群から選択された1種の金属からなるマトリックスにSiC,AlN,Al $_2O_3$,BNの群から選択された少なくとも1種のセラミックス粒子を分散してなる複合金属であり、該金属配線が銅,アルミニウム,ニッケル,銀の群から選択された少なくとも1種からなることを特徴とするモールド型電子部品。

【請求項5】請求項3において、該セラミックス板がアルミナ,窒化アルミニウム,炭化珪素,ベリリヤの群から選択された1種のセラミックスからなり、該セラミックス板にCu,Ag-Pd,Ag-Pt,Au,Agの群から選択された1種の厚膜配線が設けられたことを特徴とするモールド型電子部品。

【請求項6】請求項1〜3において、該モールド樹脂が 無機質フィラーを含有したエポキシ系樹脂を主成分とす ることを特徴とするモールド型電子部品。

【請求項7】金属配線が設けられた回路基板上に半導体素子基体、受動素子、端子の群から選択された少なくとも1つを含む搭載部品が第1の合金材によって固着され、該回路基板及び該搭載部品がモールド樹脂によって被覆された半導体装置において、該搭載部品がSn、Sb、Ag、Сu、Zn、In及びBiの群から選択された2種類以上の金属とPbを主成分とする合金材により固着され、該合金材中のPb濃度が100世%以下に調整されたモールド型電子部品が、外部回路基板に第2の合金材により固着されたことを特徴とする電子装置。

【請求項8】請求項16において、該第2の合金材が共

品組成を有することを特徴とするモールド型電子部品。 【請求項9】金属配線が設けられた回路基板上に半導体素子基体,受動素子,端子の群から選択された少なくとも1つを含む搭載部品が合金材によって固着され、該回路基板及び搭載部品がモールド樹脂によって被覆された電子部品の製法において、該搭載部品にPb-Sn合金層を設け、Sn,Sb,Ag,Cu,Zn,In及びBiの群から選択された2種類以上の金属からなるろう材により該搭載部品を該金属配線上に固着し、Sn,Sb,Ag,Cu,Zn,In及びBiの群から選択された2種類以上の金属とPbからなる合金材を形成するとともに、該合金材中のPb濃度を10wt%以下に調整することを特徴とするモールド型電子部品の製法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体装置、特には んだ付け部の耐熱疲労性と気密性に優れ、回路配線の短 絡を抑制するのに好適なモールド型電子部品及びその製 法に関する。

[0002]

【従来の技術】従来、半導体素子基体を支持する部材は非絶縁型半導体装置の一電極を兼ねる場合が多かった。例えば、パワートランジスタチップを銅ベース上にPbーSnはんだ材により一体化搭載したパワートランジスタ装置では、銅ベース(金属支持部材)はトランジスタのコレクタ電極と支持部材を兼ねる。このような半導体装置では、数アンペア以上のコレクタ電流が流れ、トランジスタチップは発熱する。この発熱に起因する特性の不安定性や寿命の劣化を避けるため、銅ベースは熱放散のための部材を兼ねる。また、高耐圧化及び高周波化され、大電流を流すことの可能な半導体素子基体を上記銅ベースに直接はんだ付け搭載した場合は、熱放散中継部材としての銅ベースの役割は一層重要になる。

【0003】また、半導体装置の全ての電極を金属支持部材から電気的に絶縁し、もって半導体装置の回路適用上の自由度を増すことのできる構造が出現している。このような絶縁型半導体装置において、全ての電極は絶縁部材により金属支持部材を含む全てのパッケージ部材から絶縁されて外部へ引き出される。そのために、一対の主電極が回路上の接地電位から浮いている使用例であっても、電極電位とは無関係にパッケージを接地電位部に固定できるので、半導体装置の実装が容易になる。

【0004】絶縁型半導体装置においても、半導体素子を安全かつ安定に動作させるためには、半導体装置の動作時に発生する熱をパッケージの外へ効率良く放散させる必要がある。この熱放散は通常、発熱源である半導体基体からこれに接着された各部材を通じて気中へ熱伝達させることで達成される。絶縁型半導体装置ではこの熱伝達経路中に、絶縁体、半導体基体を接着する部分等に用いられた接着材層を含む。

【0005】また、半導体装置を含む回路の扱う電力が高くなるほど、あるいは要求される信頼性(経時的安定性,耐湿性,耐熱性等)が高くなるほど、完全な絶縁性が要求される。ここで言う耐熱性には、半導体装置の周囲温度が外因により上昇した場合のほか、半導体装置の扱う電力が大きく、半導体基体で発生する熱が大きくなった場合の耐熱性も含む。

【0006】一方、混成集積回路装置あるいは半導体モジュール装置では、一般に半導体素子を含むあるまとまった電気回路が組み込まれるため、その回路の少なくとも1部とこれらの装置の支持部材あるいは放熱部材等の金属部とを電気的に絶縁する必要がある。例えば、第1先行技術例としての風見明による"IMST基板":工業材料(Vol.30、No.3)、22~26頁(1983年)には、両面に薄いアルマイト層(14~30μm)を形成したアルミニウム基板(1~2㎜)の一方の面上に、エポキシ系絶縁樹脂層(28μm)を介して銅箔(35μm)を形成した混成集積回路装置用基板が開示されている。また、上記銅箔を選択エッチングして回路配線を施した上記混成集積回路装置用基板上に、はんだ付けによりパワー半導体素子及び受動素子が搭載された混成集積回路装置が開示されている。

【0007】第2先行技術例としてのN.Sakamotoらによる "An Improvement on SolderJoint Reliability for Aluminum Based IMST Substrate": IMC 1922Proceedings、525~532頁(1992年)には、上記混成集積回路基板上にPb-60世%Sn系はんだ材によりパワートランジスタ素子やセラミック製チップコンデンサ及びチップ抵抗を搭載し、これらの搭載素子をアルミニウムと同等の熱膨張率(25ppm/℃)を持つエポキシ樹脂によりモールド封止した構造のハイブリットIC装置が開示されている。この先行技術例では、上記基板(A1)と熱膨張率がほぼ等価な25ppm/℃の樹脂でモールドするのが好ましいことを開示している。

【0008】上記先行技術例1及び2に基づく混成集積 回路装置は、量産性に優れるとともに経済的利点が多 く、半導体実装の分野で広く利用されている。

【0009】上記先行技術例1及び2に基づく混成集積 回路装置やハイブリットIC装置は、放熱を促進させる ためアルミニウムフィン等のヒートシンクへ機械的に取 り付けられるか、又は、外部回路の形成された例えばプ リント回路基板のようなものへはんだ付けされて使用さ れる。

[0010]

【発明が解決しようとする課題】先行技術例1及び2に基づく混成集積回路装置やハイブリットIC装置(以下、半導体装置と言う)の場合は、熱膨張率の小さい搭載部品〔例えば、半導体素子基体:3.5ppm/℃(Si),チップ抵抗体:7ppm/℃(アルミナ)、チップコンデンサ:10ppm/℃(チタン酸バリウム)〕が、熱

膨張率の大きい回路基板(A1:25ppm/℃)上にPb-Sn系合金材のはんだ付けにより固着される。はんだ付け部は搭載部品を基板上の所定位置に固定するとともに、上記半導体装置の配線及び熱放散路の役割を担う。しかしながら、上記半導体装置には稼働時や休止時に伴う熱ストレスがくり返し印加され、最終的にははんだ付け部の熱疲労破壊を生ずるに至る。特に、回路基板に対してモールド樹脂の熱膨張率が適切に調整されていない場合は、両者の接合界面に過大な残留応力が内在することとなり、これに半導体装置の稼働時の熱応力が重畳されると、はんだ付け部の熱疲労破壊が一層加速される。この熱疲労破壊が進むと、断線、熱放散路の遮断等の悪影響を生ずる。この結果、半導体装置はその回路機能を失う。

【0011】また、搭載部品のはんだ付けにPb-60 wt%Sn合金材が用いられた場合は、半導体装置がプリ ント配線基板にはんだ付けする際に次のような問題点を 生ずる。一般に、半導体装置のプリント配線基板への搭 載は、Pb-60wt%Sn (融点:183℃,作業温 度:220℃)を用いて行われる。この際、搭載部品を 固着したPb-60wt%Sn合金材の一部も溶融する。 溶融したはんだ材は体積膨張して大きな圧力を生ずると ともに、回路基板-モールド樹脂間の接着部を剥離させ る。この結果、溶融はんだ材は剥離間隙を通って流出 し、配線間を電気的に短絡せしめ、半導体装置の回路機 能を害する。一方、搭載部品のはんだ付けに融点の高い Pb-5wt%Sn合金材を用いた場合は、前述のような 溶融はんだ材の流出は生じない。しかし、はんだ付けの ためには、回路基板を300℃以上に加熱する必要があ る。この場合には、回路基板における絶縁樹脂層の熱的 劣化により、回路基板としての絶縁耐力が低下する。こ れも、半導体装置の回路機能の低下につながる。

【0012】更に、先行技術例1及び2に基づく半導体装置の場合は、回路基板に対してモールド樹脂の熱膨張率が適切に調整されていないと、両者の接合界面に過大な残留応力が内在し、これに半導体装置の稼働時の熱応力が重畳されて、回路基板-モールド樹脂間の接合界面の剥離が一層進行する。このような場合には、半導体装置の内部に水分が浸入し、内部の回路機能を害する。

【0013】以上の技術的課題、特に溶融はんだ材の流出の問題は、セラミックス板に金属配線を施した回路基板上に搭載部品のはんだ付けし、これを樹脂で気密封止した半導体装置の場合にも共通する。

【0014】したがって本発明の目的は、上述の問題 点、特に溶融はんだ材流出の問題を解決した改良された モールド型電子部品を提供することにある。

[0015]

【課題を解決するための手段】本発明のモールド型電子 部品は、金属配線層を具備した回路基板上に半導体素子 基体及び受動素子からなる搭載部品が導電的及び機械的 に固着され、少なくとも該搭載部品がモールド樹脂によって被覆された半導体装置において、該搭載部品がSn, Sb, Ag, Cu, Zn, In及びBiの群から選択された2種類以上の金属とPbを主成分とする合金材により固着され、該合金材中のPb濃度が10wt%以下に調整されていることを第1の特徴とする。

【0016】本発明の電子装置は、金属配線が設けられた回路基板上に半導体素子基体、受動素子、端子の群から選択された少なくとも1つを含む搭載部品が第1の合金材によって固着され、該回路基板及び該搭載部品がモールド樹脂によって被覆され、該第1の合金材がSn、Sb、Ag、Сu、Zn、In及びBiの群から選択された2種類以上の金属とPbを主成分としかつPb濃度が10±20以下に調整された合金である電子部品が、外部回路基板に第2の合金材により固着されたことを第2の特徴とする。

【0017】本発明のモールド型電子部品の製法は、金属配線が設けられた回路基板上に半導体素子基体、受動素子、端子の群から選択された少なくとも1つを含む搭載部品が合金材によって固着され、該回路基板及び搭載部品がモールド樹脂によって被覆された半導体装置の製法において、該搭載部品にPb-Sn合金層を設け、Sn,Sb,Ag,Cu,Zn,In及びBiの群から選択された2種類以上の金属からなるろう材により該搭載部品を該金属配線上に固着し、Sn,Sb,Ag,Cu,Zn,In及びBiの群から選択された2種類以上の金属とPbからなる合金材を形成するとともに、該合金材中のPb濃度を10世%以下に調整することを特徴とする。

【0018】以上の構成を、図面を用いて説明する。

【0019】図1は本発明の半導体装置を説明する断面図である。この半導体装置40は、A1板1の主面に絶縁樹脂層2を介して銅配線層3が選択形成された回路基板10上に、半導体素子基体21,セラミック製チップ抵抗22,チップコンデンサ23からなる受動素子、そしてリン青銅からなる端子24がSn,Sb,Ag,Cu,Zn,In及びBiの群から選択された2種類以上の金属とPbを主成分とするはんだ材25により導電的及び機械的に固着され、半導体素子基体21には金属線26によるボンディングが施され、これらの搭載部品21,22,23,24,25,26や基板10を熱膨張率が10~20ppm/Cに選択されたモールド樹脂30により気密的に封止され、そして、はんだ材25中のPb濃度が10wt%以下に調整されたものである。

【0020】はんだ材25中のPbは、特に受動素子22,23や端子24等の搭載部品のはんだ付け部表面に、あらかじめ設けられたPb-Sn系合金材層を導入源とする。表面Pb-Sn系合金材層は、搭載部品のはんだ材へのぬれ性を付与する目的で設けられる。

【0021】図2は第2の特長を有する本発明半導体装

置を説明する断面模式図である。半導体装置40は、回路配線の施された例えばプリント基板のごとき外部回路基板50に端子24をPbとSnを主成分とする第2の合金材51により固着されている。この際、図示を省略するけれども、半導体素子基体21,セラミック性チップ抵抗22,チップコンデンサ23からなる受動素子、そしてリン青銅からなる端子24はSn、Sb、Ag、Cu、Zn、In及びBiの群から選択された2種類以上の金属を主成分とする第1の合金材25により回路基板10上に固着されている。

【0022】本発明におけるはんだ材25は搭載部品を 導電的かつ強固に固着するためのものであり、本質的に 高い熱疲労破壊耐量を有している必要がある。 図3はは んだ材25の熱疲労破壊耐量を、半導体素子基体21か らA1板1に至る放熱経路間の熱抵抗の温度サイクル数 依存性として表す。同図において、Aははんだ材25と してSn-5wt%Sb材、BはPb-60wt%Sn材、 そしてCはPb-5wt%Sn材を適用した場合を示す。 Aの場合は温度サイクル数500回までは熱抵抗の変動 をほとんど示していない。これに対しB及びCの場合 は、50回あたりから変動(熱抵抗の増大)を生じ始め ている。熱抵抗増大は、熱的変動にともなう疲労破壊に よってはんだ材にクラックを生じ、これによる放熱経路 の遮断によってもたらされる。このように、本発明に係 る合金材Aを適用した場合は、従来の部品搭載用はんだ 材B及びCを適用した場合に比べ、優れた熱疲労破壊耐 量を示している。これは、Sn-5吡%Sb材の剛性が Pb-60m%Sn材やPb-5m%Sn材より剛性が 高く、塑性変形しにくい材料であることに基づく。合金 材Aの代替物として、例えばSn-3. 5吡%Ag-1. 5wt% I n - 7.5 wt%Pb, Sn - 1 Owt%Zn -1.5 wt % I n - 0.5 wt % Pb, Sn - 4 wt % Ag - 2wt%Zn-2wt%Bi-3.5wt%Pb, Sn-4.5wt%Cu-1.7wt%Pb, Sn-4wt%Cu-3wt%Ag-5.2wt%Pb, Sn-2wt%Sb-1wt%Cu-2wt%Ag-2wt%Zn-4.2wt%Pb 等のように、 Sn, Sb, Ag, Cu, Zn, In及びBiの群から 選択された2種類以上の金属とPbを主成分とする合金 材が挙げられる。この場合、合金材にはPb含有量が少 なく、Pbの毒性に基づく環境汚染の問題を解消するの に役立つ。

【0023】本発明におけるモールド樹脂30は搭載部品を機械的に保護したり、気密的に封止するものである。また、モールド樹脂30は回路基板10と一体化されるものであり、この際一体化界面に内部応力が導入されないことが望ましい。この第1の理由は、回路基板10上に部品21,22,23,24,25,26がはんだ付け搭載されており、これらの部品を固着しているはんだ材25に一体化にともなう内部応力が導入されると、その後の稼働時の温度変化に起因する応力が重畳さ

れるため、熱疲労破壊を生じやすくなるためである。第2の理由は、モールド樹脂30と回路基板10との一体化界面27や27′(図1参照)に内部応力を内蔵すると、その後の稼働時の温度変化に起因する応力が重畳されて過大な界面応力を生ずるため、界面27や27′は剥離する。この結果、稼働環境下の水分が界面27や27′を通じて半導体装置40の内部に導入され、回路配線3,回路素子21,22,23、端子24,金属線26を腐食させ、半導体装置40の正常な回路機能を損ねる。

【0024】図4はモールド樹脂30と回路基板10と の一体化物のそり量を説明するグラフである。ここで、 回路基板10の寸法は20.5m×38m×1.5m、モ ールド樹脂30の厚さは2㎜である。 また、プラスのそ り量は基板10側が凸、マイナスのそり量はモールド樹 脂30側が凸になることを意味する。曲線AはSn-5 wt%Sb材、そして、曲線BはPb-60wt%Sn材を 用いて部品を搭載した場合を表す。 長手方向(38㎜) は、モールド樹脂30の熱膨張率が大きくなるにつれて ラスの大きな値を示している。基板10の長手方向の初 期そり量は20 µ mである(図中の破線)。トランスフ ァーモールド後に界面内部応力が導入されないようにす るためには、モールド後のそり量が基板10の初期そり 量に近似(望ましくは±10μm以内)している必要が ある。このような観点から判断すると、モールド樹脂3 0の熱膨張率は10~20ppm/℃ に選択されているこ とが望ましい。これに対しBの場合は、22~30ppm /°C の範囲が適正であることを示している。Pb-6 Owt%Sn材は軟らかく塑性変形しやすい材料であるた め、熱膨張率の比較的小さい搭載部品と回路基板10の 熱膨張率差に基づく応力を吸収しやすい。この結果、そ り量に対しては搭載部品の熱膨張率の影響は及びにく い。これに対しSn-5wt%Sb材25の場合は、剛性 が高く塑性変形しにくい材料であるため、搭載部品と回 路基板10の熱膨張率差に基づく応力は吸収されにく い。この結果、そり量に対しては搭載部品の熱膨張率の 影響が及びやすい。このことが、AとBの間でモールド 樹脂30の適正膨張率範囲が異なる主たる理由であり、 Sn-5wt%Sb材25の場合の新たなる技術課題であ る。

【0025】例えば、はんだ材25としてSn-4.3w t%Sb-1.4wt%Pb材と熱膨張率<math>15ppm/ $\mathbb C$ のモールド樹脂30を組み合わせて適用した半導体装置40 の場合は、温度サイクル試験($-55\sim150\mathbb C$ 、50 $00回)後に高温高湿バイアス試験(<math>80\mathbb C$,85%R H,配線間印加電圧:500V,1000h)を連続して実施しても、半導体装置の回路機能は損なわれない。一方、はんだ材25としてPb-60wt%Sn材やSn $dP=(\beta/\kappa)$ dT

ここで、dT:(溶融終了温度)-(溶融開始温度)と

-4.5wt%Sb-10.4wt%Pb材、モールド樹脂30として熱膨張率8ppm/℃及び25ppm/℃のエポキシ樹脂を用いた半導体装置では、単独の温度サイクル試験(-55~150℃)2500回あたりから搭載部品(21,22,23,24,25,26)はんだ接続部25の疲労破断を生じ、装置の回路機能が損ねられる。また、単独の高温高温バイアス試験(85℃,85%RH,配線間印加電圧:500V)によっても、試験時間500hで配線3間のマイグレーションによる短絡を生ずる。これは、モールド樹脂30-基板10間の接合界面が剥離し、水分の装置40内へ導入されやすいためである。

【0026】したがって本発明では、本質的に高い熱疲労破壊耐量を有しているSn,Sb,Ag,Cu,Zn,In及びBiの群から選択された2種類以上の金属とPbを主成分とするはんだ材25と、熱膨張率が10~20ppm/℃に調整されたモールド樹脂30とを組み合わせ、はんだ材25中のPb濃度を10wt%以下に調整することにより、部品搭載部が更に高信頼化された半導体装置40を提供できる。

【0027】しかしながら、はんだ材25中のPb濃度

が高い場合は、次のような問題を生ずる。図5はSn-Sb系はんだ材とSn-Sb-Pb系はんだ材の示差走 査熱量分析曲線を示す。(a)のSn-4.5wt%Sb -10.4wt%Pb材の場合は186.6℃と224.9 ℃で吸熱ピークを有しているのに対し(以下、低温側を 第1吸熱ピーク、高温側を第2吸熱ピークと言う)、 (b)のSn-5wt%Sbの場合は242.6℃ で吸熱 ピークを示している。このように、はんだ材25中に過 大な量のPbが含まれると、昇温過程ではSn-5wt% Sb合金本来の融点より大幅に低い温度で溶融が開始さ れる。図6は部品搭載部の断面模式図を示す。受動素子 22は金属配線層3上にはんだ付け25され、モールド 樹脂30により被覆されている。この部分にプリント配 線基板へはんだ付け (Pb-60 th % Sn, 融点: 18 3℃, 作業温度: 225℃) するための加熱が施される と、素子22を固着したSn-4.5wt%Sb-10.4 wt%Pb材25は固相から完全な溶融状態に至り、この 間に1.16 倍の体積膨張を生ずる。この際、溶融はん だ25はモールド樹脂30、回路基板10、素子22で 構成される密閉空間において圧縮力を受ける。はんだ材 25の体積膨張率をβ(3800ppm/℃,体積膨張か ら推定)、圧縮率を κ (0.2 GPa^1)とすると、溶 融開始(186.6℃)~溶融終了(224.9℃)の過程 で生ずるはんだ材25の圧力変化dPは(1)式で表され る。

[0028]

... (1)

すると、dPは約81kgf/m²となり、圧力は大幅に増

大する。圧力増加に伴って素子22搭載部のモールド樹脂30には F_1 の力が生じ、連動してはんだ付け部近傍の基板10とモールド樹脂30の界面には剥離力 F_2 が作用する。一方、基板10とモールド樹脂30の界面の接着力は約5kgf/ m^2 程度と小さく、剥離力 F_2 の作用によって界面は容易に剥離する。この結果、溶融はんだ材25は剥離による間隙を通して近傍の金属配線層37へ流出し、電気的短絡を引き起こす。

【0029】上記はんだ流出とこれに伴う配線間短絡を抑制する対策として、本発明でははんだ材25のPb濃度を10wt%以下に調整する。図7はSn-Sb-Pb系はんだ材の吸熱ピーク強度のPb濃度依存性を示す。ここで、吸熱ピーク強度ははんだ材1mg当たりの吸熱量で表される。第1吸熱ピーク強度は濃度とともに増すのに対して、第2吸熱ピーク強度は減少している。また、図8はSn-Sb-Pb系はんだ材の吸熱ピーク温度のPb濃度依存性を示す。第1吸熱ピーク温度は濃度とともに緩やかに増すのに対して、第2吸熱ピーク温度は243℃(0wt%)から210℃(約20wt%)まで

 $C = A \cdot \rho_p \cdot t_p / \rho_p \cdot t_p + \rho_s \cdot t_s$

ここで、C:合金材中のPb濃度

A:Pb-Sn合金層におけるPbの重量比

ρ_a: Pb-Sn合金層の比重

t_p:Pb-Sn合金層の厚さ

ρ_s: ろう材の比重

t。: ろう材の厚さ

なる式で算出されるCが該A, ρ_p , t_p , ρ_s , t_s の群から選択された少なくとも1により調整される。

[0032]

【発明の実施の形態】本発明を実施例により詳細に説明 する。

【0033】 〔実施例1〕本実施例の半導体装置40は、図1に示したように、A1板1の主面に絶縁樹脂層2(80μm)を介して銅配線層3(70μm)が選択形成された回路基板10(20.5m×38m×1.5mn)上に、半導体素子基体としてのパワーMOSFET素子21、セラミック製チップ抵抗22、チップコンデンサ23からなる受動素子、そしてリン青銅からなる端子24がSn-4.3m%Sb-1.4m%Pbはんだ材25により導電的及び機械的に固着され、半導体素子基体21には金属線26(図示を省略)によるボンディングが施され、これらの搭載部品21、22、23、24、25、26や基板10を熱膨張率16ppm/m0のエポキシ樹脂30によりトランスファーモールドして気密封止したものである。

【0034】また、本実施例半導体装置40には、図9に示す本実施例半導体装置のブロック図のように、半導体素子21を駆動させるためのゲート駆動回路とこの駆動回路を制御するためのコントロール部が内蔵されている。この半導体装置は、共振電源コントロールICを採

大幅な減少を示している。225℃までの昇温過程ではんだ材の溶融を抑制するためには、第1吸熱ピーク強度が低く、第2吸熱ピーク温度が高いことが必要である。この際、第1吸熱ピーク強度:0.5mW/mg以下、第2吸熱ピーク温度:225℃以上であることが望ましい。このような観点から選択されるPb濃度は10wt%以下である。

【0030】以上の対策によれば、プリント配線基板へのはんだ付け熱処理を施した場合でも、半導体装置40のはんだ材流出及び配線間短絡を防止できる。

【0031】本発明では、あらかじめ搭載部品にPbーSn合金層を設け、Sn,Sb,Ag,Cu,Zn,In及びBiの群から選択された2種類以上の金属からなるろう材により搭載部品を金属配線上に固着し、Sn,Sb,Ag,Cu,Zn,In及びBiの群から選択された2種類以上の金属とPbからなる合金材を形成するとともに、該合金材中のPb濃度を10±%以下に調整する。この際、PbーSn合金層の組成又は厚さ、又は、ろう材の重量又は体積を調整する。具体的には、

 $t_{p} + \rho_{s} \cdot t_{s} \qquad \cdots (2)$

用し、耐圧200VのパワーMOSトランジスタを収納しており、小型、高効率、低ノイズの共振型電源装置、特に共振型AC/DCコンバータ電源用として好適である。共振型AC/DCコンバータの場合は、スイッチング周波数1MHzで効率90%以上の性能が得られている。これは、(1)過電流、過電圧保護機能、(2)過熱保護機能、(3)ゲート駆動回路、(4)ソフトスタート機能、(5)特性の揃った2個のパワーMOSトランジスタをそれぞれ内蔵していることに基づく。

【0035】この半導体装置40は、図2に示したよう に端子24をPb-60世%Sn合金51によりはんだ 付けして、プリント基板50上に搭載される(以下、こ の工程をプリント基板はんだ付けと言う)。このはんだ 付けでは、プリント基板の所定部にPb-60xt%Sn はんだペーストを印刷した後、端子24が位置的に印刷 部に対応するように上記半導体装置を搭載し、これらを 225℃に加熱する。本実施例の半導体装置40では、 装置内部の回路部品21,22,23,24,25,2 6の全てが、第1吸熱ピーク強度が0.1mW/mg 以 下と低くそして第2吸熱ピーク温度が約241℃と高い Sn-4.3wt%Sb-1.4wt%Pbはんだ材25で接 続されているため、プリント基板はんだ付け工程におけ るはんだ材25の再溶融は全く生じない。したがって、 装置内の回路定数は、プリント基板はんだ付けを経た後 であっても変動しない。

【0036】これに対し、Pb-60wt%Snはんだ材やSn-Sb-Pb系はんだ材(Pb濃度:15wt%)により回路部品21,22,23,24,25,26を回路基板10に搭載した比較例半導体装置の場合は、225℃のプリント基板はんだ付け工程において上記はん

だ材が再溶融し、装置内の回路定数が変動した。また、Pb-60 wt%Snはんだ材やSn-Sb-Pb系はんだ材(Pb濃度:15 wt%)は、再溶融により1.16倍の体積膨張を生ずる。この際、回路部品21,22,23,24,25,26、モールド樹脂30及び回路基板10で構成される密閉空間で溶融はんだ材が受ける圧力は80kg/mm²以上に達し、モールド樹脂30は回路基板10から剥離すると同時に、溶融はんだ材は剥離間隙を通して流出する。

【0037】間隔2㎜の配線間でリーク電流を測定したところ、本実施例半導体装置40は試料数10個のいずれもが0.1μA以下(印加電圧:200V)と低く、良好な絶縁性を保っていた。これに対し比較例半導体装置の場合は、試料数10個中7個(Pb-60世%Snはんだ材適用)、そして、試料数10個中3個(Sn-Sb-Pb系はんだ材適用)が100mA以上(印加電圧:1V)と高い値を示し、良好な絶縁性は得られなかった。これは上述の流出による配線3間短絡に基づくものでおる。また、本実施例半導体装置40では、プリント基板はんだ付け工程の再溶融は生じないため、配線3間は短絡しない。

【0038】なお、例えば回路部品21,22,23,24,25,26を融点の高いPb-5wt%Sn材を用いて回路基板10に搭載するには、300℃以上の温度に加熱する必要がある。この場合には、回路基板10における絶縁樹脂層2の熱的劣化により、樹脂層2の絶縁耐力が低下する(交流実効値電圧1500Vの印加により、配線2-A1板1間は短絡する)。しかし、本実施例半導体装置40は、300℃以上の熱工程を経ていないため絶縁樹脂層2は劣化しておらず、上記交流電圧の印加によっても配線2-A1板1間は良好な電気絶縁性を示す。

【0039】図10は、温度サイクル試験による、チッ プ抵抗体はんだ付け部の熱疲労破断寿命を示す。図中の ○印はモールド樹脂30を設けない場合、□印はモール ド樹脂30を設けた場合をそれぞれ示す。モールド樹脂 30を設けない場合は、温度サイクルの際の高温-低温 間の温度差により、破断サイクル数が変る。破断サイク ル数の下限値に直線を当てはめると、実線が得られる。 これが、非モールド構造はんだ付け部の熱疲労破断寿命 を表す。一方、モールド樹脂30を設けた場合は、温度 差205deg の条件下でも6000回の時点で破断は見 られない(□印)。非モールド構造の結果を線形被害則を 適用して□印に当てはめると、破線の寿命特性が得られ る。モールド構造の寿命特性から、半導体装置の実稼働 条件(温度差:70deg)における破断寿命を見積もる と、約17万回以上と推定される。本実施例でこのよう に長い破断寿命が得られたのは、(1)はんだ材25自 体優れた耐熱疲労特性を有していることに加えて、

(2)モールド樹脂30と回路基板10との一体化界面

に内部応力を内蔵せず、外部要因の熱応力が重畳されて もはんだ付け部に過大な応力が作用しないことに基づ く。

【0040】図11は、温度サイクル試験による、チップコンデンサはんだ付け部の熱疲労破断寿命を示す。図の見方は図10の場合と同様である。コンデンサの場合の実稼働条件(温度差:70℃)における破断寿命は、約100万回以上と推定される。このように長い破断寿命が得られた理由は、基本的にチップ抵抗体の場合と同様である。なお、チップ抵抗体よりもチップコンデンサの場合に長い寿命が得られる。これは、チップ抵抗体(母材:アルミナ)よりもチップコンデンサ(母材:チタン酸バリウム)の方が、基板10との熱膨張率の整合性に優れるためである。

【0041】図12はパワーMOS FET素子搭載部 熟抵抗の推移を示す。図中の曲線Aは本実施例の半導体装置40、曲線B及びCはそれぞれモールド樹脂の熱膨 張率8ppm/℃及び25ppm/℃の場合(比較例、はんだ材:Sn-Sn-Pb系、Pb濃度:5wt%)を示す。 曲線Aは温度サイクル数2万回までの試験で熱抵抗の上昇を示していないのに対し、曲線B及びCはそれぞれ2000回及び4000回以降で上昇を示している。このように本実施例半導体装置40の場合に長い破断寿命が得られたのは、基本的にチップ抵抗体の場合と同様の理由に基づく。逆に比較例の場合は、モールド樹脂と回路基板との一体化界面に内部応力を内蔵するため、外部要因の熱応力が重量されてはんだ付け部に過大な応力が作用する。この点が、比較例の場合にはんだ付け部の熱疲労破断を生じやすい理由である。

【0042】図13は端子はんだ付け部の熱疲労破断特性を示す。図中の曲線Aは本実施例の半導体装置40、曲線B及びCはそれぞれモールド樹脂の熱膨張率8ppm / で及び25ppm/での場合(比較例、はんだ材:Sn-Sb-Pb系、Pb濃度:15mt%、端子:リン青銅)を示す。曲線Aは温度サイクル数2万回の試験で破断率0%を示しているのに対し、曲線B及びCはそれぞれ500回及び1000回以降で破断率の上昇を示している。このように本実施例半導体装置40の場合に長い破断寿命が得られたこと、そして、比較例の場合に寿命が短いのは、基本的にチップ抵抗体の場合と同様の理由に基づく。

【0043】上述したように、はんだ材25中のPbは、はんだぬれ性を確保するため搭載部品の表面にあらかじめ設けられる、はんだめっき層を導入源とする。この際、本実施例では、次の手法によりPb濃度を調節した。図14ははんだ付け前後における部品搭載部の断面模式図を示す。はんだ付け前では、例えば部品22側に厚さ5μmのPb−60wt%Sn(比重:8.5g/c №)めっき層25A、そして、回路基板10側にSn−5wt%Sbはんだペースト25B(金属分の換算厚さ:

 $30 \mu m$ 、金属分の比重: $7.3 g/cm^3$) が設けられている。これらがはんだ付けされると、めっき層25Aとはんだ25Bは融合し、Sn-Sb-Pb系はんだ材2

 $C = A \cdot \rho_p \cdot t_p + B \cdot \rho_s \cdot t_s / \rho_p \cdot t_p + \rho_s \cdot t_s$

ここで、 ρ , $E\rho$, はそれぞれめっき層25Aとはんだ25Bの比重、t, とt, はそれぞれめっき層25Aとはんだ25Bの厚さ、そして、AとBはめっき層25Aとはんだ25Bにおける各金属の重量比である。

【0045】図15は(2)式より算出されたはんだ付 け後のはんだ材におけるPb濃度を示す。ここで、曲線 Aはめっき層25AがPb-5wt%Sn(比重:10. 7g/cm³)、曲線BはPb-60wt%Sn、そして、 曲線CはPb-90xt%Sn (比重: 7.4g/cm³)で 構成された場合である。Pb濃度は、はんだ25Bが厚 くなると低下する。曲線Aの場合はんだ25Bが65µ m以上、そして、曲線Bの場合20μm以上で、Pb濃 度は10xt%以下となる。また、曲線Cの場合は、はん だ25Bが5μm以下でもPb濃度を10wt%以下に調 整できる。この場合は、5μm以上であればPb濃度1 Owt%以下を満たすことができる。図16はPb-Sn の厚さを示す。ここで、曲線Aはめっき層25Aの厚さ が2.5 μ m , 曲線Bは5 μ m、そして、曲線Cは10 μ mの場合である。いずれの場合も、はんだ層25Bが 曲線で表される厚さ以上に調整されていれば、Pb濃度 を10 妣%以下に制御できる。

【0046】上述のように本実施例では、はんだ材25のPb濃度は、めっき層25Aの組成又は厚さ、又は、はんだ25Bの厚さの調整によって制御された。はんだ材25のPb濃度は、これ以外の方法によっても制御できる。例えば、めっき層25Aを蒸着やスパッタリングの如き手法で形成することも可能である。この際、組成の調整を併せて行うこともできる。また、はんだ25Bはペースト状であることに限定されるものではなく、例えばシート状の材料を用いてもよい。

【0047】〔実施例2〕本実施例では、発熱素子としてのIGBT素子基体及びダイオード素子基体を搭載した半導体装置について説明する。

【0048】図17は本実施例の半導体装置40を説明する断面図である。この半導体装置40は、A1板(厚さ3㎜,面積55㎜×70㎜)1の主面にエポキシ絶縁樹脂層(厚さ35μm)2を介して銅配線層(厚さ100μm)3が選択形成された回路基板10上に、IGBT素子基体(13㎜×13㎜,4個)21a、ダイオード素子基体(13㎜×13㎜,2個)21b、そして端子24が、銅配線層3上にSn-4.5wt%Sb-4.4wt%Pbはんだ材(厚さ200μm)25により導電的及び機械的に固着されている。また、基体21a、21bと銅配線層3間には直径300μmのA1ワイヤ26(図示省略)によるボンディングが施されている。これ

5が形成される。このモデルでは、はんだ材25における構成金属の濃度は(2)式で表される。 【0044】

 $(\rho_p \cdot t_p + \rho_s \cdot t_s) \cdots (3)$

らの搭載部品21a, 21b, 24, 26や基板10は、熱膨張率12ppm/℃ のエポキシ樹脂30によるトランスファーモールドで気密封止されている。

【0049】以上の構成からなる半導体装置40は、エボキシ樹脂30側が凸のそりを有していた。そのそり量は33μmと小さい値であった。また、A1板1の初期そり量は26μm(部品21a,21b,24,26の搭載側が凸)であり、半導体装置40完成後のそり量の変動は極めて僅少に抑えられた。このため、部品21a,21b,24,26の搭載部のはんだ材25には、応力はあまり残留していない。一方、熱膨張率9pm/℃のエボキシ樹脂30によってトランスファーモールドを施した比較例半導体装置の場合は、装置完成後のそり量は2μmと小さかった(そりの変動量:22μm)。

【0050】上述の本実施例半導体装置40及び比較例 半導体装置に、基板10の温度が30~100℃の範囲 で変動するように、完欠通電を施した。完欠通電回数5 万回後の素子(21a,21b)-A1板1間の熱抵抗 は、本実施例半導体装置40では初期熱抵抗の1.07 倍であるのに対し、比較例半導体装置では2.25倍で あった。このように本実施例半導体装置40の熱抵抗変 動が小さいのは、実施例1の場合と同様に、はんだ材2 5に過大な熱応力が作用しないこと及びはんだ材25自 身の耐熱疲労性が優れることに起因して、はんだ材の破 壊による熱流路の遮断が抑制されたことによる。一方、 比較例半導体装置は本実施例半導体装置40と同質のは んだ材を用いていながら、熱抵抗変動が大きい。これ は、〔モールド樹脂30-A1板1〕間の熱膨張率の不 整合に基づく応力が、完欠通電による熱応力に重畳され てはんだ材に作用し、その破壊が助長されたためであ る。また、本実施例半導体装置40及び比較例半導体装 置に、高温高湿バイアス試験(85℃,85%RH, 〔配線3-A1板1間〕の印加電圧:500V)を10 00h施した。この結果、本実施例半導体装置40の試 験後の〔配線3-A1板1〕間リーク電流(印加電圧1 200V, 室温) は、約0.1 μA と初期リーク電流値 とほぼ同等であった。一方、比較例半導体装置の場合 は、試験時間500h以前の段階で〔配線3-A1板1 間〕の短絡を生じた。このように本実施例半導体装置4 0及び比較例半導体装置との間で〔配線3-A1板1 間〕の絶縁耐力に明確な差を生じたのは、前述と同様の 〔モールド樹脂30-A1板1〕間界面接合性の優劣に 基づくもので、本実施例半導体装置40では水分がほと んど導入されないのに対し、比較例半導体装置では顕著 な導入がなされたためである。

【0051】以上の半導体装置40は、図18に示すよ うに4個のIGBT素子21aと2個のダイオード素子 21 b が並列に結線された回路を構成している。この半 導体装置40は、電動機の回転数を制御するためのイン バータ回路に組み込まれた。インバータ回路に組み込む に当り半導体装置40は225℃に加熱され、端子24 と外部の配線とをはんだ付けにより結線した。このよう な熱処理を経た後、配線3間(間隔: 2㎜)のリーク電 流を測定したところ、本実施例半導体装置40では試料 数10個のいずれもが0.1 μA 以下 (印加電圧: 12 OOV)と低く、良好な絶縁性が保たれていた。これは 上述のはんだ付け工程で、部品搭載用はんだ材25が再 溶融せず、配線3間への流出が抑えられたためである。 これに対し同時に作製した比較例半導体装置では、試料 数10個中6個(Pb-60xt%Snはんだ材適用)、 そして、試料数10個中4個(Sn-Sb-Pb系はん だ材適用、Pb濃度: 12.6 wt%) が100 m A 以上 (印加電圧:1V)と高い値を示し、良好な絶縁性は得 られなかった。これははんだ材流出による配線3間短絡 に基づくものである。

【0052】〔実施例3〕本実施例半導体装置40は、図1と同様の構造を有しており、A1-SiC複合材板1の一主面に絶縁樹脂層2(80μm)を介して銅配線層3(70μm)を選択形成した回路基板10(20.5mm×38mm×1.5mm)上に、半導体素子基体としてのパワーMOS FET素子21、セラミック製チップ抵抗22、チップコンデンサ23からなる受動素子、そして銅からなる端子24がSn-3.5wt%Ag-3.5wt%Pb はんだ材25により導電的及び機械的に固着され、半導体素子基体21には金属線26によるボンディングが施され、これらの搭載部品21、22、23、24、25、26や基板10を熱膨張率16ppm/℃のエボキシ樹脂30でトランスファーモールドして気密封止したものである。

【0053】本実施例において、A1-SiC複合材板 1 は粒径10~400μmのSiCの圧粉成形体に溶融 A1を含浸させて得たものである(SiC含有量:75%)。複合材板1の物性は、密度:3.02g/cm³、熱 伝導率:185W/m·K, 熱膨張率:6.0ppm/℃、 ヤング率:255GPaである。

【0054】また、本実施例半導体装置40には、図9と同様の回路が形成されている。この半導体装置40は、共振電源コントロールICを採用し、耐圧200VのパワーMOSトランジスタを収納しており、小型、高効率、低ノイズの共振型電源装置、特に共振型AC/DCコンバータ電源用として好適である。これは、(1)過電流、過電圧保護機能、(2)過熱保護機能、(3)ゲート駆動回路、(4)ソフトスタート機能、(4)特性の揃った2個のパワーMOSトランジスタをそれぞれ内蔵していることに基づく。

【0055】本実施例では、熱膨張率16ppm/℃以外のエポキシ樹脂でトランスファーモールドした半導体装置も作製した。図19はモールド樹脂と回路基板との一体化物のそり量を説明するグラフである。そり量はモールド樹脂の熱膨張率が大きくなるにつれプラスの大きな値を示している。基板10の初期そり量は20μmである(図中の一点鎖線)。本実施例構造の場合も、トランスファーモールド後に界面内部応力が導入されないようにするためには、モールド後の基板10のそり量が初期値の±10μm以内に制御されている必要がある。この観点から、本実施例A1-SiC複合材板1を適用した場合も、モールド樹脂30の熱膨張率は10~20ppm/℃に調整されていることが望ましい。

【0056】また、半導体装置を高さ1.5 の高所から コンクリート製床面に落下させたところ、モールド樹脂 30の熱膨張率が10~20ppm/℃ に調整されている 半導体装置30の場合は、基板10の破壊発生率は試料 数20個に対して1個であった。これに対し、モールド 樹脂の熱膨張率が10~20pm/℃以外の半導体装置 (比較例)では、基板10の破壊発生率は試料数20個 に対して11個と多かった。このように比較例半導体装 置の場合に基板10の破壊が顕著であったのは、〔基板 -モールド樹脂〕間の界面内部応力が大きく、これに落 下時の衝撃力が重畳されたため、〔基板ーモールド樹 脂] 間界面を起点とした破壊(割れ)が生じやすいため である。一方、モールド樹脂の熱膨張率が10~20pp m/℃ に調整されている半導体装置30では、界面内部 応力が小さいため落下時の衝撃力が重畳されても、基板 10の割れを生ずるまでには至らない。

【0057】図20は、温度サイクル試験による、チッ プ抵抗体はんだ付け部の熱疲労破断寿命を示す。図中の ○印はモールド樹脂30を設けない場合、□印はモール ド樹脂30を設けた場合をそれぞれ示す。モールド樹脂 30を設けない場合の当てはめ直線から線形被害則を適 用すると、モールド樹脂30を設けた場合(□印、温度 差205deg の条件下でも6000回の時点で破断は見 られない) は破線で示す寿命特性が得られる。破線から 半導体装置40の実稼働条件(温度差:70deg)にお ける破断寿命を見積もると、約17万回以上と推定され る。本実施例でこのように長い破断寿命が得られたの は、(1)はんだ材25自体優れた耐熱疲労特性を有し ていることに加えて、(2)モールド樹脂30と回路基 板10との一体化界面に内部応力を内蔵せず、外部要因 の熱応力が重畳されてもはんだ付け部に過大な応力が作 用しないことに基づく。

【0058】本実施例半導体装置40では、チップコンデンサはんだ付け部、端子はんだ付け部及び半導体基体はんだ付け部とも、実施例1と同様の長い破断寿命を示した。これらも、前述と同様の理由に基づく。

【0059】更に、半導体装置40はPb-60wt%S

nはんだによりプリント基板にはんだ付け(225℃)された。本実施例の半導体装置40では、装置内部の回路部品21,22,23,24,25,26の全てが、第1吸熱ピーク強度が0.3mW/mg以下と低くそして第2吸熱ピーク温度が約226℃と高いSn-3.5wt%Ag-3.5wt%Pb はんだ材25で接続されているため、プリント基板はんだ付け工程におけるはんだ材25の再溶融は全く生じない。したがって、装置内の回路定数は、プリント基板はんだ付けを経た後であっても変動しない。

【0060】これに対し、Pb-60wt%Snはんだ材やSn-Ag-Pb系はんだ材(Pb濃度:15wt%)により回路部品21,22,23,24,25,26を回路基板10に搭載した比較例半導体装置の場合は、225℃のプリント基板はんだ付け工程において上記はんだ材が再溶融し、装置内の回路定数が変動した。また、比較例半導体装置の場合は、溶融はんだ材が近傍の配線に流出した。

【0061】間隔2㎜の配線間でリーク電流を測定したところ、本実施例半導体装置40は試料数10個のいずれもが0.1 μ A以下(印加電圧:200V)と低く、良好な絶縁性を保っていた。これは、プリント基板はんだ付け工程でのはんだ材25の再溶融を生じないためである。これに対し比較例半導体装置の場合は、試料数10個中7個(μ 0 (μ 0) μ 0) μ 0 (μ 0) μ 0 (μ 0) μ 0 (μ 0) μ 0) μ 0 (μ 0) μ 0) μ 0 (μ 0) μ 0 (μ 0) μ 0) μ 0 (μ 0) μ 0) μ 0 (μ 0) μ 0) μ 0 (μ 0) μ 0) μ 0 (μ 0) μ 0 (μ 0) μ 0)

【0062】以上までに、実施例を用いて本発明を説明 した。しかし、本発明は上述の記述の範囲以外にも適用 され得る。

【0063】本発明においてA1板1は、例えば銅, 鉄, ニッケル, モリブデン, タングステン, 真鍮, 鉄-ニッケル合金,鉄-ニッケル-コバルト合金, 銅-イン バー銅ラミネート複合金属、銅ーモリブデンー銅ラミネ 一ト複合金属の如き他の金属に置き換えることが可能で あり、このような場合でも本発明の効果、利点を享受で きる。また、Al-SiC複合材板1は例えば、Alマ トリックスを銅、ニッケル等の金属で代替でき、そし て、SiC粒子はAlN, Al2O3, BN等のセラミッ クス粉末で代替できる。これらのマトリックス金属とセ ラミックス粉末は、必要に応じて任意の組み合わせ及び 組成を選択することが可能である。このような場合で も、本発明の効果を引き出すためには、はんだ材25と してSn, Sb, Ag, Cu, Zn, In及びBiの群 から選択された2種類以上の金属とPbを主成分とする 合金材と、熱膨張率10~20ppm/℃ の樹脂によるト ランスファーモールドが適用される必要がある。

【0064】本発明において銅配線層3は、ニッケル、

アルミニウム、銀等の金属で代替でき、そして、銅を含むこれらの金属を積層したもので代替できる。また、これらの場合、半導体装置の電流容量に応じて任意の厚さを選択することができる。

【0065】本発明においてモールド樹脂30は、フィラーとしてSiO2(溶融シリカ、結晶シリカ)やZnO粉末を添加したフェノール硬化型エポキシ樹脂が用いられる。この場合、フィラーは50~90%添加されるが、所望の熱膨張率及びモールド処理温度に応じて、任意の組成を選ぶことが可能である。また、ゴム変性エポキシ樹脂を用いた場合でも、その熱膨張率が10~20 PPm/℃の範囲に選択される限り、本発明の効果を享受できる。

【0066】図21は本発明の変形例を説明する半導体 装置の断面図を示す。この半導体装置40は、セラミッ クス板1の主面に金属配線層3が選択形成された回路基 板10上に、半導体素子基体21,受動素子22,2 3,端子24が、はんだ材25により導電的及び機械的 に固着され、半導体素子基体21には金属線26による ボンディングが施され、これらの搭載部品21,22. 23, 24, 26や基板10を熱膨張率が10~20pp ■/℃ に選択されたモールド樹脂30により気密的に封 止され、そして、はんだ材25がSn、Sb、Ag、C u, Zn, In及びBiの群から選択された2種類以上 の金属とPbを主成分とし、Pb濃度が10mt%以下に 調整されている。このような構成の場合であっても、本 発明の効果を享受できる。なお、セラミックス板1とし ては、アルミナ、窒化アルミニウム、ベリリヤ、炭化珪 素等、金属配線層3としてはCu, Ag, Ag-Pd, Ag-Pt, Au等からなる厚膜が適用可能である。ま た、この半導体装置40は、金属等のパッケージに収納 されて使用に供される、例えば、セラミックス板1をパ ッケージ材に接合(はんだ付け、樹脂接着)されてもよ 610

[0067]

【発明の効果】以上までに説明したように本発明によれば、はんだ付け部の耐熱疲労性と気密性に優れ、後続の熱工程におけるはんだ付け部の再溶融を抑制できるモールド型電子部品を提供できる。

【図面の簡単な説明】

【図1】本発明の半導体装置を説明する断面図である。

【図2】本発明の半導体装置を説明する断面図である。

【図3】はんだ材の熱疲労破壊耐量を説明する断面図である。

【図4】モールド樹脂と回路基板との一体化物のそり量を示すグラフである。

【図5】Sn-Sb系はんだ材とSn-Sb-Pb系はんだ材の示差走査熱量分析曲線のグラフである。

【図6】部品搭載部の断面模式図である。

【図7】 Sn-Sb-Pb系はんだ材の吸熱ピーク強度

のPb濃度依存性を示すグラフである。

【図8】Sn-Sb-Pb系はんだ材の吸熱ピーク温度のPb濃度依存性を示すグラフである。

【図9】一実施例半導体装置のブロック図である。

【図10】チップ抵抗体はんだ付け部の熱疲労破断寿命を示すグラフである。

【図11】チップコンデンサはんだ付け部の熱疲労破断 寿命を示すグラフである。

【図12】MOS FET素子搭載部熱抵抗の推移を示すグラフである。

【図13】端子はんだ付け部の熱疲労破断特性を示すグラフである。

【図14】はんだ付け前後における部品搭載部の断面模式図である。

【図15】はんだ付け後のはんだ層におけるPb濃度を示すグラフである。

【図16】Pb-Snめっきの組成とPb濃度が10wt%以下になるはんだ層の厚さを示すグラフである。

【図17】一実施例の半導体装置を説明する断面図である。

【図18】一実施例半導体装置の回路を説明する図である。

【図19】モールド樹脂と回路基板との一体化物のそり 量を示すグラフである。


【図20】チップ抵抗体はんだ付け部の熱疲労破断寿命を示すグラフである。

【図21】本発明の変形例を説明する半導体装置の断面 図である。


【符号の説明】

1…金属板、2…絶縁樹脂層、3…金属配線層、10… 回路基板、21…半導体素子基体、22…チップ抵抗 体、23…チップコンデンサ、24…端子、25…はん だ材(第1の合金材)、26…金属細線、27、27′ …界面、30…モールド樹脂、40…半導体装置、50 …外部回路基板、51…第2の合金材。

【図1】





【図2】





【図3】

【図4】











【図11】



【図12】


図 12




【図13】








【図14】





【図15】



【図16】

図 16





フロントページの続き

(72)発明者 神代 岩道 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72) 発明者 沼波 雅仁 東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体事業部内 (72)発明者 遠藤 恒雄

東京都小平市上水本町五丁目20番1号 株式会社日立製作所半導体事業部内

(72)発明者 山田 一二

茨城県日立市大みか町七丁目1番1号 株 式会社日立製作所日立研究所内 IMIS PAGE OLANK (USPTO)